fifo可以反复读吗（fifo读空了以后读出来的是什么）

今天小编给大家分享一下关于“fifo可以反复读吗”的内容，希望大家喜欢!

本文目录一览：

• 1、请问FIFO是什么意思?
• 2、请教FIFO与DSP通信的问题
• 3、什么是FIFO
• 4、FPGA的双口RAM,如果读比写快很多,那读的是什么,那读的那些地址都是空...
• 5、fifo是什么意思?
• 6、FIFO写满之后继续写数据,新数据会覆盖原来的数据吗,还是说新数据根本写...

请问FIFO是什么意思?

1、FIFO（数据结构中的先入先出队列）一般指先入先出队列。First Input First Output的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。

2、FIFO：全称First in， First out，先进先出。LIFO：全称Last in， First out，后进先出。

3、FIFO是First Input First Output的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。

4、FIFO( First Input First Output)简单说就是指先进先出。由于微电子技术的飞速发展，新一代FIFO芯片容量越来越大，体积越来越小，价格越来越便宜。

图片来源于网络，如有侵权，请联系删除

请教FIFO与DSP通信的问题

1、他说FIFO的时钟是不要断断续续的给，要给连续的信号，数据的重复很可能是FIFO就只读入了一个数据，错误地响应了中断，DSP方面反复读这个数据，所以就造成了数据的重复。

2、对于发送FIFO也是一样，你可以一次将多个数据放到发送FIFO中，然后DSP按先后顺序依次发送数据。不过我个人一般不使用FIFO功能，基本都是工作在正常模式。

3、关于第二个问题，主要现在电路已经做成，有些线已经无法再连接，看能不能从软件方面补救一下。我的FIFO不是靠空满逻辑来读数的，因为我在发送数据给FIFO和从FIFO中读出的数据是一一对应的，有多少数读多少数，不多也不少。

4、根据查询电子发烧友官网得知，dsp常见故障有程序错误、时钟问题、供电问题。DSP的程序错误是由于编程错误、编译器错误或其他软件错误引起的。程序错误会导致DSP无法正常工作。

5、（1）寄存器不是输出端口，它没有高阻态，不是0就是（2）寄存器上电后都有明确的默认值，每个寄存器的每个位都有上电默认值，具体要查DSP的data sheet中关于此寄存器的描述。

6、这个一般是靠通讯协议来保证的，DSP和上位机的收发都需要严格按照通讯协议来进行。

什么是FIFO

fifo的意思：FIFO是First In/First－Out的缩写，是先入先出的意思。由于微电子技术的飞速发展，新一代FIFO芯片容量越来越大，体积越来越小，价格越来越便宜。

FIFO：全称First in， First out，先进先出。LIFO：全称Last in， First out，后进先出。

FIFO是First Input First Output的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。

FIFO( First Input First Output)简单说就是指先进先出。由于微电子技术的飞速发展，新一代FIFO芯片容量越来越大，体积越来越小，价格越来越便宜。

FIFO关心的就是队列长度问题，队列长度会影响到时延、抖动、丢包率。因为队列长度是有限的，有可能被填满，这就涉及到该机制的丢弃原则。常见的一个丢弃原则叫做Tail Drop机制。

FIFO存储器是一个先入先出的双口缓冲器，即一个进入其内的数据一个被移出，其中一个存储器的输入口，另一个口是存储器的输出口。对于单片FIFO来说，主要有两种结构：触发导向结构和零导向传输结构。

FPGA的双口RAM,如果读比写快很多,那读的是什么,那读的那些地址都是空...

读比写得快，就是说读的那个地址还没有写入数据，那么应该是读出初始化时的数据，如果没有初始化那应该是不定态，同意楼上。同时，RAM模块里有clr引用，可以清空为0。

双口RAM是在1个SRAM存储器上具有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统同时对其进行随机性访问的存储器，即共享式多端口存储器。双口RAM的特点是存储数据共享。

这两种的差别就在于伪双口RAM仅有一个数据输出口，而真双口具有两个输出。在数据手册里，有一个特别值得注意的点，真伪双口RAM所支持的位宽不一样，真双口RAM支持18位，而伪双口RAM可以支持到36位。

FPGA内部的RAM分为两部分，一部分就是你的分布式的RAM，用于LUT，还有一种是块ram（BLOCK RAM）是一块用于存储数据的专用RAM，也就是你的系统设计中需要用到容量较大的数据储存区域（比如FIFO，SRAM等）。

你选择的是分布式ram，读写数据速度快，但是容量比较小；块ram读写速度慢一些，但容量比较大。在图中，你选择了双口ram的形式，双口ram可以有两个读写地址，两个数据输出端口，块ram时也可以采用不同的时钟。

数据位宽和读写使能等，配置好以后，利用FPGA将双口RAM核调用就可以实现FPGA与双口RAM之间的通信了。那么两块FPGA与双口RAM的通信之间的通信也就是双口的读写过程。不过不知道你为什么要用两块FPGA来与双口RAM之间通信。

fifo是什么意思?

1、FIFO（数据结构中的先入先出队列）一般指先入先出队列。First Input First Output的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。

2、FIFO：全称First in， First out，先进先出。LIFO：全称Last in， First out，后进先出。

3、FIFO是First Input First Output的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。

4、FIFO( First Input First Output)简单说就是指先进先出。由于微电子技术的飞速发展，新一代FIFO芯片容量越来越大，体积越来越小，价格越来越便宜。

FIFO写满之后继续写数据,新数据会覆盖原来的数据吗,还是说新数据根本写...

1、读不进去，新数据丢失。手机的磁盘管理，逻辑关系跟随了电脑的硬盘管理模式。删除某个文件，只是删除了文件的路径，原来存储的数据还原样不动的。如果是同步fifo深度设置成128，存100个以后再开始读，永远不可能出现空满。

2、但是当cache已存满数据后，新数据必须淘汰cache中某些旧数据。最常用淘汰首法有随机淘汰法、先进先出法(FIFO)和近期最少使用淘汰法(LRU)。

3、别指望fifo能保存好多数据，严格来说pic就没有fifo，只有俩字节缓冲器，不读出来就被后来的数据覆盖了。好的做法是使用中断接收数据，来了字节就赶紧存到ram里边去。那个俩字节的缓冲区是不需要关心的，全自动的。

4、没有硬件FIFO的话，接受到一个字节就会中断了，如果你继续发，就会发生溢出，应该是可以设置是否覆盖原先未读出的数据，具体忘了。

fifo可以反复读吗的介绍就聊到这里吧，感谢你花时间阅读本站内容，更多关于fifo读空了以后读出来的是什么、fifo可以反复读吗的信息别忘了在本站进行查找喔。